Sprawozdanie AUPwSC

Autorzy:

Tomasz Mróz

Jakub Domagała

Jakub Lasak

Opis projektu:

Celem zadania projektowego była poprawa efektywnej rozdzielczości przetwornika analogowo-cyfrowego w mikrokontrolerze STM32 podczas pomiaru nisko amplitudowego sygnału napięciowego AC poprzez zastosowanie kontrolowanego ditheringu w postaci sygnału trójkątnego, dodawanego do sygnału wejściowego przed procesem próbkowania i kwantyzacji.

Zastosowana metoda miała na celu linearyzację procesu kwantyzacji oraz redukcję deterministycznych błędów kwantyzacji, co umożliwia zwiększenie efektywnej rozdzielczości pomiaru po zastosowaniu oversamplingu i filtracji.

Wykorzystana metoda zwiększenia ENOB została zaczerpnięta z noty katalogowej *an5537-how-to-use-adc-oversampling-techniques-to-improve-signaltonoise-ratio-on-stm32-mcus-stmicroelectronics* autorstwa firmy ST.

Dithering sygnałem trójkątnym polega na dodaniu do mierzonego sygnału deterministycznego, periodycznego przebiegu o amplitudzie rzędu n + 0,5 LSB gdzie n = 0, 1, 2, 3. Dodanie tego sygnału wymusza przełączanie kodu wyjściowego ADC pomiędzy sąsiednimi poziomami nawet dla stałej wartości napięcia wejściowego. W efekcie błąd kwantyzacji przestaje mieć charakter deterministyczny i ulega dekorelacji względem sygnału użytecznego, przyjmując charakter zbliżony do szumu o rozkładzie zbliżonym do jednostajnego.

Po wykonaniu nadpróbkowania oraz filtracji dolnoprzepustowej lub operacji uśredniania, składowa ditheringu ulega eliminacji, natomiast informacja zawarta w przejściach pomiędzy poziomami kwantyzacji zostaje zachowana. Pozwala to na odzyskanie części informacji sub-LSB i w konsekwencji zwiększenie efektywnej liczby bitów (ENOB) przetwornika bez modyfikacji jego architektury sprzętowej.



Rysunek 1 Schemat ideowy układu realizującego funkcję ditheringu przy użyciu sygnału trójkątnego.



Rysunek 2 Layout opracowanej płytki.

W rzeczywistej realizacji układu kondensator C200 został zastąpiony zworką.

Używany przetwornik ma rozdzielczość 12 bitów, napięcie referencyjne wynosi 3.3 V, tak więc jego LSB jest równe 0,0008 V czyli 0,8 mV.

Amplituda pp sygnału trójkątnego została wyznaczona jako n + 0,5 LSB gdzie n = 2, stąd A_tri = 2 mV.

Częstotliwość trójkąta została przyjęta jako f_tri = 10 kHz.

Punkt referencyjny został ustawiony na poziomie połowy wartości zasilania, czyli 1.65 V.

Sygnał, który ma zostać poddany pomiarowi jest podawany przez rezystor o takiej samej wartości jak rezystor w pętli sprzężenia zwrotnego (referencyjny) tak więc nie jest tłumiony. Natomiast piła jest tłumiona 100 krotnie. Jej amplituda na wyjściu z DAC wynosi 0.2 Vpp a na wejście wzmacniacza w konfiguracji sumującej dociera 1/100 tego sygnału, tak więc 0.2 mVpp.

Na wyjściu zastosowano filtr mający na celu wycięcie składowych wysokoczęstotliwościowych.

Aby uzyskać małe amplitudy sygnałów na wejściu układu zastosowano tłumik w różnych konfiguracjach.



Rysunek 3 Symulacja przeprowadzona w LTSpice.



Rysunek 4 Wynik symulacji. Sygnały sumują się prawidłowo.



Rysunek 5 Pomiar sygnału o amplitudzie 0.8 mV oraz częstotliwości 50 Hz. Dziedzina czasu. Amplituda możliwa do wygenerowania przez generator dostępny w laboratorium.



Rysunek 6 Pomiar sygnału o amplitudzie 0.8 mV oraz częstotliwości 50 Hz. Dziedzina częstotliwości. Amplituda możliwa do wygenerowania przez generator dostępny w laboratorium.



Rysunek 7 Pomiar sygnału o amplitudzie 0.2 mV oraz częstotliwości 50 Hz. Dziedzina czasu. Tłumik 30 dB.



Rysunek 8 Pomiar sygnału o amplitudzie 0.2 mV oraz częstotliwości 50 Hz. Dziedzina częstotliwości. Tłumik 30 dB.



Rysunek 9 Pomiar sygnału o amplitudzie 0.2 mV oraz częstotliwości 100 Hz. Dziedzina częstotliwości. Tłumik 30 dB.

Dokonano także pomiarów dla amplitudy 10*LSB oraz 100*LSB, wyniki oraz charakterystyki załączone w plikach.

Wnioski:

- Dokonano zwiększenia ENOB do 14 bitów dzięki ditheringowi(pomiar sygnału o amplitudzie 0.2 mV).
- Zwiększanie częstotliwości próbkowania oraz uśredniania poprawiało otrzymywane wyniki
- Należy zastosować kondensatory sprzęgające na liniach sygnału wejściowego oraz trójkątnego w celu eliminacji składowej stałej sygnałów oraz uniknięcia sprzężenia DC gdyż podnosi to poziom referencyjny sygnału na wyjściu co również można zauważyć w symulacji.

Rev 2.



Rysunek 10 Schemat symulacji ze zmienionym wzmacniaczem sumującym, bez kondensatorów sprzęgających.



Rysunek 11 Wynik symulacji ze Rysunku 10.



Rysunek 12 Schemat symulacji ze zmienionym wzmacniaczem sumującym, wraz z kondensatorami sprzęgającymi.

Po zmianie modelu wzmacniacza wyniki symulacji poprawiły się, to znaczy składowa stała sygnału wyjściowego zmniejszyła się. Natomiast po zastosowaniu kondensatorów sprzęgających wyniki są zgodne z teorią.

W rzeczywistym modelu można użyć większych wartości rezystorów aby nie używać tak dużych kondensatorów, tak aby zachować poprawną wartość składowej czasowej utworzonego układu RC.



Rysunek 13 Wynik symulacji ze Rysunku 12.